Kamis, 28 November 2024

Praktikum Sistem Digital: Modul 4 [Laporan Akhir Percobaan 2]





1. Jurnal[Kembali]

Jurnal Percobaan 2


2. Alat dan Bahan[Kembali]

1. Proteus Versi 8.13

2. IC 74LS47




3. Power Supply

4. Ground

5. 7 Segment Coomon Anoda



6. SW-PSDT

3. Rangkaian Simulasi[Kembali]



Gambar Percobaan 2



4. Prinsip Kerja Rangkaian[Kembali]

Pada percobaan 2 yang menggunakan proteus dimana 

5. Video Rangkaian[Kembali]






6. Analisa[Kembali]





7. Download File[Kembali]

  • Download Video Rangkaian [klik]













- Tidak ada komentar:

Praktikum Sistem Digital: Modul 4 [Laporan Akhir Percobaan 1]





1. Jurnal[Kembali]






Jurnal Percobaan 1

2. Alat dan Bahan[Kembali]


Gambar 1.1 Module D'Lorenzo 



                
                1. Panel DL 2203C. 

                2. Panel DL 2203D. 

                3. Panel DL 2203S. 

                4. Jumper.


3. Rangkaian Simulasi[Kembali]


Gambar Rangkaian Percobaan 1



4. Prinsip Kerja Rangkaian[Kembali]

Pada percobaan 1, dilakukan penghubungan jumper sesuai dengan prosedur pada modul. Lalu sumber di aktifkan. Untuk kondisi pertama dilakukan penerapan shift register SISO dengan mengaktifkan switch. Lalu pada kondisi kedua dilakukan pada shift register tipe SIPO dengan melakukan fall time ketika mengirimkan data. Pada kondisi ketiga dengan jenis PISO dilakukan dengan perubahan switch secara serentak dengan tujuan menderetkan output secara langsung lalu mengirimkan secara bergantian. Dan yang terakhir, dengan jenis PIPO dilakukan perubahan switch secara serentak dua kali menandakan data disimpan dan dikirim dalam waktu yang sama tanpa bergantian.


5. Video Rangkaian[Kembali]



6. Analisa[Kembali]

.1. Analisa outputnya yang dihasilkan tiap tiap kondisi? Apakah hasil yang didapatkan sesuai teori? Jelaskan!

Jawab:

Pada percobaan 1, dilakukan pada modul DLorenzo dimana percobaannya berupa menguji dari shift register. Dalam percobaan, data yang didapatkan sesuai dengan teori dimana 4 kondisi dilakukan menyesuaikan dengan 4 jenis dari shift register yaitu Serial in Serial out (SISO), Paralel in Serial Out (PISO), Serial in Paralel Out (SIPO), dan Paralel in Paralel Out (PIPO) dengan memvariasikan switch tiap kondisi.


2. Analisalah pengaruh AND pada rangkaian. Jika inputan clock langsung dihubungkan ke clock flip-flop dan tidak menggunakan gerbang AND, kira-kira apa bagaimana outputnya? Apakah sama? analisalah hal tersebut!

Jawab:

Pada percobaan 1, jika clock langsung terhubung ke flip-flop maka tidak memberi dampak apa apa (sama) karena clock akan berkerja sesuai pada prinsipnya, namun jika pada gerbang AND yang menggabungakan clock dengan switch dan switch tersebut diberi logika 0 (tidak aktif) maka clock tidak akan berjalan dan shift register tidak terjadi. Hal ini terjadi karena prnsip dari gerbang logika AND, Sehungga pengaruh AND atau tidaknya bergantung pada kondisi switch yang terhubung.


7. Download File[Kembali]









- Tidak ada komentar:

Senin, 25 November 2024

Tugas Pendahuluan Modul 4 Sistem Digital Percobaan 2




                                             MODUL 4 

                         Shift Register dan Seven Segment


1. Kondisi [Daftar Isi]

Pada percobaan 2, kami memilih kondisi 3 yakni:
  • Buatlah rangkaian seperti gambar percobaan 2 dengan menggunakn IC 74249 dan LED Kuning.
2. Gambar Rangkaian [Daftar Isi]




Gambar 2.1 Rangkaian Sebelum Dijalankan


Gambar 2.2 Rangkaian Setelah Dijalankan


3. Video Simulasi [Daftar Isi]





4. Prinsip Kerja Rangkaian [Daftar Isi]


Pada rangkaian percobaan praktikum kali ini menggunakan IC 74LS249 yang dimana memiliki kaki inputan berupa pin kaki A, B, C, D, BI/RBO, RBI serta LT yang masing-masingnya terhubung ke saklar dan juga terdapat kaki output berupa QA, QB, QC, QD, QE, QF dan QG

  • Pin RBI (Ripple Blanking Input) aktif ketika diberi inputan Aktif-Low dan apabila aktif, maka akan menahan data input (disable input), sehingga seluruh pin output akan berlogika High dan hanya terjadi pada kondisi ketika semua inputan A - D bernilai 0. 

  • Lalu untuk pin LT (Lamp Test) aktif ketika diberi inputan logika 0, yang dimana akan membuat semua output akan berlogika Low.

  • Untuk kaki pin A, B, C dan D merupakan input yang terhubung langsung dengan output QA - QG, lalu untuk kaki pin BI/RBO (Ripple blanking Output) berfungsi menahan data output (disable output) dimana akan aktif jika diberi inputan Aktif-Low, sehingga seluruh pin output akan berlogika High.


5. Link Download [Daftar Isi]
Unduh HTML blog ini di sini
Unduh file simulasi rangkaian di sini
Unduh video praktikum di sini
- Tidak ada komentar:

Tugas Pendahuluan Modul 4 Sistem Digital Percobaan 1




                                             MODUL 4 

                         Shift Register dan Seven Segment


1. Kondisi [Daftar Isi]

Pada percobaan 1, kami memilih kondisi 6 yakni:
  • Buatlah rangkaian seperti gambar percobaan 1 dengan output menjadi 8 bit
2. Gambar Rangkaian [Daftar Isi]




Gambar 2.1 Rangkaian Sebelum Dijalankan



Gambar 2.2 Rangkaian Setelah Dijalankan


3. Video Simulasi [Daftar Isi]






4. Prinsip Kerja Rangkaian [Daftar Isi]

  • Pada rangkaian percobaan 1 kondisi 6, membuat rangkaian seperti di gambar modul dengan mengubah output menjadi 8 bit. Untuk satu bit disimbolkan dengan satu dlip-flop, maka untuk menjadikan 8 bit maka menggunakan 8 buah flip-flop, Rangkaian ini merupakan rangkaian Serial In Serial Out (SISO) karena hanya memiliki satu jalur untuk input dan output.
  • Pada rangakaian percobaan dimana kaki R dan S tidak aktif karena diberi logika 1 (High), sehingga output dikendalikan oleh J dan K dengan syarat CLK harus terhubung ke clock. Kaki J dan K dihubungkan  ke saklar 10, untuk Kaki J langsung terhubung ke saklar sedangkan kaki K diberi gerbang NOT, ini bertujuan agar flip-flop dapat memberikan kondisi setiap perubahan dari saklar. Kaki CLK pada masing-masing flip-flop dihubungkan ke gerbang NOT, dimana kaki pertama gerbang NOT terhubung ke inputan saklar sedangkan kaki kedua gerbang NOT dihubungkan ke clock, sehingga seriap detk akan terjadi pergeseran clock dari kiri ke kanan.

5. Link Download [Daftar Isi]
Unduh HTML blog ini di sini
Unduh file simulasi rangkaian di sini
Unduh video praktikum di sini
- Tidak ada komentar:

MODUL 4 PRAKTIKUM SISTEM DIGITAL




MODUL 4

Shift Register dan Seven Segment

1. Tujuan[Kembali]

  1. Merangkai dan menguji Shift Register
  2. Merangkai dan menguji aplikasi Shift Register pada Seven Segment

2. Alat yang Digunakan[Kembali]


Gambar 1.1 Module D'Lorenzo 



                
                1. Panel DL 2203C. 

                2. Panel DL 2203D. 

                3. Panel DL 2203S. 

                4. Jumper.


3. Dasar Teori [ Kembali]

 3.1. Shift Register

       Register geser (shift register) merupakan salah satu piranti fungsional yang banyak digunakan dalam sistem digital. Tampilan pada layar kalkulator dimana angka bergeser ke kiri setiap kali ada angka baru yang diinputkan menggambarkan karakteristik register geser tersebut. Register geser ini terbangun dari flip-flop. Register geser dapat digunakan sebagai memori sementara, dan data yang tersimpan didalamnya dapat digeser ke kiri atau ke kanan. Register geser juga dapat digunakan untuk mengubah data seri ke paralel atau data paralel ke seri. Ada empat tipe register yang dapat dirancang dengan kombinasi masukan dan keluaran dan kombinasi serial atau paralel :


        1. Serial in serial out (SISO)  
            Pada register SISO, jalur masuk data berjumlah satu dan jalur keluaran juga berjumlah satu. Pada jenis register ini data mengalami pergeseran, flip flop pertama menerima masukan dari input, sedangkan flip flop kedua menerima masukan dari flip flop pertama dan seterusnya.


Gambar 4.1 Serial In Serial Out


         2. Serial in paralel out (SIPO)  

          Register SIPO, mempunyai satu saluran masukan saluran keluaran sejumlah flip flop yang menyusunnya. Data masuk satu per satu (secara serial) dan dikeluarkan secara serentak (secara paralel). Pengeluaran data dikendalikan oleh sebuah sinyal kontrol. Selama sinyal kontrol tidak diberikan, data akan tetap tersimpan dalam register.
                    

Gambar 4.4 Serial In Paralel Out


        3. Paralel In Serial Out (PISO)  
          Register PISO, mempunyai jalur masukan sejumlah flip flop yang menyusunnya, dan hanya mempunyai satu jalur keluaran. Data masuk ke dalam register secara serentak dengan di kendalikan sinyal kontrol, sedangkan data keluar satu per satu (secara serial).

Gambar 4.4 Paralel In Serial Out



        4. Paralel In Paralel Out (PIPO)  
           Register PIPO, mempunyai jalur masukan dan keluaran sesuai dengan jumlah flip flop yang menyusunnya. Pada jenis ini data masuk dan keluar secara serentak.  


Gambar 4.4 Paralel In Paralel Out





 3.1. Seven Segment

    Piranti tampilan modern disusun sebagai pola 7-segmen atau dot matriks. Jenis 7segmen, sebagaimana namanya, menggunakan pola tujuh batang yang disusun membentuk angka 8 seperti ditunjukkan pada gambar 3.1. Menurut kesepakatan, huruf-huruf yang diperlihatkan dalam Gambar 3.1 ditetapkan untuk menandai segmen-segmen tersebut. Dengan menyalakan beberapa segmen yang sesuai akan dapat diperagakan digit-digit dari 0 sampai 9,  juga bentuk huruf A sampai F (heksadesimal).

    Sinyal input dari switches tidak dapat langsung dikirimkan ke peraga 7segmen, sehingga harus menggunakan decoder BCD ke 7-segmen sebagai antar muka. Decoder ini terdiri dari gerbang-gerbang logika yang masukannya berupa digit BCD dan keluarannya berupa saluran-saluran untuk mengemudikan tampilan 7-segmen.


Gambar 4.5 Rangkaian Seven Segment Common Katoda


Gambar 4.6 Rangkaian Seven Segment Common Anoda



  

5. Prosedur Percobaann [Kembali]







- Tidak ada komentar:
Langganan: Postingan (Atom)

Laporan Akhir Modul 1 Percobaan 2 Praktikum Mikroprosesor dan Mikrokontrole

[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Prosedur 2. Hardware dan Diagram Blok 3. Rangkaian Simulasi dan Prinsip Kerja 4. F...