Kamis, 28 November 2024

Praktikum Sistem Digital: Modul 4 [Laporan Akhir Percobaan 1]





1. Jurnal[Kembali]






Jurnal Percobaan 1

2. Alat dan Bahan[Kembali]


Gambar 1.1 Module D'Lorenzo 



                
                1. Panel DL 2203C. 

                2. Panel DL 2203D. 

                3. Panel DL 2203S. 

                4. Jumper.


3. Rangkaian Simulasi[Kembali]


Gambar Rangkaian Percobaan 1



4. Prinsip Kerja Rangkaian[Kembali]

Pada percobaan 1, dilakukan penghubungan jumper sesuai dengan prosedur pada modul. Lalu sumber di aktifkan. Untuk kondisi pertama dilakukan penerapan shift register SISO dengan mengaktifkan switch. Lalu pada kondisi kedua dilakukan pada shift register tipe SIPO dengan melakukan fall time ketika mengirimkan data. Pada kondisi ketiga dengan jenis PISO dilakukan dengan perubahan switch secara serentak dengan tujuan menderetkan output secara langsung lalu mengirimkan secara bergantian. Dan yang terakhir, dengan jenis PIPO dilakukan perubahan switch secara serentak dua kali menandakan data disimpan dan dikirim dalam waktu yang sama tanpa bergantian.


5. Video Rangkaian[Kembali]



6. Analisa[Kembali]

.1. Analisa outputnya yang dihasilkan tiap tiap kondisi? Apakah hasil yang didapatkan sesuai teori? Jelaskan!

Jawab:

Pada percobaan 1, dilakukan pada modul DLorenzo dimana percobaannya berupa menguji dari shift register. Dalam percobaan, data yang didapatkan sesuai dengan teori dimana 4 kondisi dilakukan menyesuaikan dengan 4 jenis dari shift register yaitu Serial in Serial out (SISO), Paralel in Serial Out (PISO), Serial in Paralel Out (SIPO), dan Paralel in Paralel Out (PIPO) dengan memvariasikan switch tiap kondisi.


2. Analisalah pengaruh AND pada rangkaian. Jika inputan clock langsung dihubungkan ke clock flip-flop dan tidak menggunakan gerbang AND, kira-kira apa bagaimana outputnya? Apakah sama? analisalah hal tersebut!

Jawab:

Pada percobaan 1, jika clock langsung terhubung ke flip-flop maka tidak memberi dampak apa apa (sama) karena clock akan berkerja sesuai pada prinsipnya, namun jika pada gerbang AND yang menggabungakan clock dengan switch dan switch tersebut diberi logika 0 (tidak aktif) maka clock tidak akan berjalan dan shift register tidak terjadi. Hal ini terjadi karena prnsip dari gerbang logika AND, Sehungga pengaruh AND atau tidaknya bergantung pada kondisi switch yang terhubung.


7. Download File[Kembali]









Tidak ada komentar:

Posting Komentar

Laporan Akhir Modul 1 Percobaan 2 Praktikum Mikroprosesor dan Mikrokontrole

[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Prosedur 2. Hardware dan Diagram Blok 3. Rangkaian Simulasi dan Prinsip Kerja 4. F...