Tugas Pendahuluan Modul 2 Sistem Digital Percobaan 1

[Kembali ke Menu Sebelumnya]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian

3. Video Simulasi

4. Prinsip Kerja Rangkaian

5. Link Download

                                             MODUL 2 

                                              Flip-Flop

1. Kondisi [Daftar Isi]

Pada percobaan 1, kami memilih kondisi 10 yakni:

• Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan dengan ketentuan:
• input B0=1, B1=1, B2=1, B3=clock, B4=0, B5=tidak dihubungkan, B6=clock

2. Gambar Rangkaian [Daftar Isi]

Gambar 2.1 Rangkaian Sebelum Dijalankan

Gambar 2.2 Rangkaian Setelah Dijalankan

3. Video Simulasi [Daftar Isi]

4. Prinsip Kerja Rangkaian [Daftar Isi]

• Pada rangkaian terdapat J-K flip-flop dan D flip flop. Setiap saklar SW-SPDT dihubungkan ke power untuk logika 1 dan dihubungkan ke ground untuk logika 0.
• Pada J-K flip flop, Saklar SW-SPDT B0=1, B1=0, B2=1, B3=clock, dan B4=1. B0 bernilai 1 masuk ke kaki R dan B1 bernilai 0 masuk ke kaki S, yang mana pada flip flip ini inputnya aktif low. Kondisi ini membuat kaki S aktif dan R tidak aktif, jika salah satu kaki ini aktif maka kaki J dan K tidak akan berpengaruh lagi pada Output J-K flip-flop. 
• CLK yang digunakan merupakan kondisi Fall time (1 ke 0) yang membuat output akan berubah jika CLK berpindah dari 1 ke 0. Namun karena kaki S-R aktif membuat output 1 di Q dan 0 di Q', hal ini tidak dapat dipengaruhi oleh J-K.
• Selanjutnya, pada D flip-flop input, B5=tidak dihubungkan, dan B6=clock. Sama seperti J-K flip-flop, input R-S akan aktif saat berlogika 0 atau active low sedangkan pada kondisi ini kaki B1 bernilai 0 (low) yang masuk ke kaki S, sehingga membuat kaki S-R aktif. Input D diputus (karena B5=tidak dihubungkan). Kondisi ini membuat Output dari D flip-flop adalah 1 di Q dan 0 di Q'.

5. Link Download [Daftar Isi]

Unduh HTML blog ini di sini

Unduh file simulasi rangkaian di sini

Unduh video praktikum di sini